Учебно-лабораторный стенд «Программируемые логические интегральные схемы» ПЛИС

Учебно-лабораторный стенд «Программируемые логические интегральные схемы» ПЛИС

Учебно-лабораторный стенд «Программируемые логические интегральные схемы» ПЛИС

На сегодняшний день микроконтроллерная и микропроцессорная техника представляет собой одно из самых бурно развивающихся направлений в электронике. Если в конце XX века для реализации какого-либо сложного устройства требовалась, как минимум, дюжина микросхем, то на сегодняшний день дискретная логика почти повсеместно вытесняется микроконтроллерами и программируемыми логическими интегральными схемами (ПЛИС). Микроконтроллер, как правило, представляет собой совокупность микропроцессора, оперативной и постоянной памяти, а также набора периферийных устройств. Работа микроконтроллера аналогична компьютеру: он выполняет заданную программистом последовательность инструкций. В ПЛИС же используется принципиально другой подход: микросхема состоит из множества разрозненных ячеек, каждая из которых может выполнять некоторые логические и арифметические функции. При программировании такой микросхемы ячейки соединяются между собой заданным образом, синтезируя целостную схему из ячеек. Таким образом, микросхему ПЛИС можно представить как множество логических элементов, которые можно произвольно соединять между собой. Используются ПЛИС в задачах, где требуется высокая скорость обработки данных (к примеру, обработка видеосигналов), требуется одновременная работа нескольких независимых узлов (например, система управления инжекторным двигателем внутреннего сгорания) и другие применения. В некоторых современных ПЛИС количество встроенных логических ячеек настолько велико, что позволяет реализовывать даже несложные микроконтроллерные системы.

Цена: по запросу

Стенд состоит из двух модулей: «Модуль ячейки FPGA» и «Отладочного модуля FPGA»

Модуль ячейки FPGA позволяет изучить основы функционирования логических блоков ПЛИС и их конфигурирования. Данный макет предполагает формирование студентом логической или арифметико-логической функции средствами одного гипотетического логического блока. Внешний вид этого модуля представлен на рисунке.

Модуль условно делится на несколько функциональных частей. Некоторые точки этих функциональных частей доступны на лицевой панели (приборные разъемы) и могут соединяться между собой при помощи проводов, которые входят в комплект стенда. Управление работой логической ячейки осуществляется с помощью сенсорного экрана с диагональю 3.2”, на котором отображается схема гипотетической логической ячейки, а также состояние всех конфигурируемых элементов (таблиц поиска, мультиплексоров). Выводы логической ячейки представлены гнёздами на лицевой панели, что позволяет коммутировать их с различными устройствами. Уровни напряжений на всех гнёздах совместимы с ТТЛ. 

Управление входными сигналами может осуществляться как с помощью блока сенсорных клавиш, так и с помощью четырёхразрядного счётчика, что позволяет исследовать работу ячейки в статическом и динамическом режимах. Еще одним узлом является генератор тактовых импульсов, который может быть использован для управления счётчиком, а также для синхронизации внутреннего триггера логической ячейки. 

Состояние выходов логической ячейки может быть отображено на блоке светодиодных индикаторов, а также логическом анализаторе, входящем в состав другого макета данного стенда. 

Генератор меандра и генератор одиночного импульса позволяют наблюдать процессы, происходящие в ячейке, как в динамике, так и пошагово. 

Вторым модулем стенда является отладочный модуль FPGA, который содержит реальную микросхему фирмы Altera (семейство Cyclone IV), средства отладки и программирования, а также набор периферийных устройств. Для наглядности в этом описании размещена только лицевая панель этого модуля. 

Данный макет позволяет студенту получить знания об интерфейсах периферийных устройств и проектировании их аппаратной поддержки, а также навыки конфигурирования производимых промышленностью ПЛИС. Некоторые выводы ПЛИС соединены с гнёздами на передней панели, что позволяет коммутировать их с выводами периферийных устройств и встроенного в модуль логического анализатора. Коммутация осуществляется проводами с разъёмами, совместимыми с разъёмами на лицевой панели макета. Некоторые устройства подключены непосредственно к ПЛИС, их выводы на макете отмечены на передней панели номером ножки FPGA, а входы управления соединены с гнёздами на передней панели для возможности анализа протокола обмена. 

Для программирования и отладки микросхемы FPGA в модуль встроен отладчик USB-blaster, который позволяет управлять микросхемой ПЛИС, конфигурировать ее и выполнять некоторые другие действия (к примеру, сброс), полезные при отладке системы. 

Модуль содержит ПЛИС фирмы Altera – одного из лидеров по производству микросхем программируемой логики. В примененной ПЛИС встроено 22320 логических элементов, 594 кБита памяти, 66 аппаратных умножителей 18*18, 4 умножителя частоты, 20 глобальных линий тактирования и 8 пользовательских банков ввода-вывода. В дополнение к этой микросхеме в модуль встроена оперативная память SDRAM объемом 32 МБ и flash-микросхема памяти объемом 2 КБ с интерфейсом I2C. Выводы этих микросхем выведены на лицевую панель модуля, что позволяет подключать логический анализатор для наблюдения процессов чтения-записи. 

Поскольку ПЛИС рассматривать в отрыве от реальных устройств неуместно, в состав модуля входит несколько типовых периферийных устройств, подключаемых к микропроцессорным системам: семисегментный индикатор, кнопки, светодиоды и пьезоизлучатель. При выполнении лабораторных работ преследуется цель не просто изучить работу конкретного типа ПЛИС, а создать макет законченного устройства, что на порядок увеличивает полезность стенда в учебном процессе. 

Модуль содержит логический анализатор, который управляется с компьютера посредством интерфейса USB. Анализатор позволяет наблюдать все происходящие в модулях процессы в виде диаграмм на мониторе, упрощая понимание логики работы всех элементов системы. Для подключения доступны 16 каналов логического анализатора с частотой дискретизации до 200 МГц. Анализатор позволяет проводить измерение, декодирование и анализ сигналов I2C, UART (RS232C, RS485), SPI и смешанных сигналов с тактовой частотой до 100 МГц. Встроенная память до 1 Мбит на канал позволяет сохранять диаграммы, растянутые по времени. Анализатор имеет несколько режимов синхронизации: по шине, логический, статистически и другие. На рисунке представлен пример работы с программным обеспечением анализатора. 

Для изучения работы с аналоговыми сигналами в модуле предусмотрены микросхемы АЦП и ЦАП, управление которыми осуществляется при помощи ПЛИС. Микросхема АЦП обеспечивает измерение одного из 8 доступных каналов с точностью 12 бит и быстродействием до 200 тысяч измерений в секунду. Микросхема ЦАП обладает двумя каналами Rail-To-Rail с точностью 12 бит и временем установки выходного сигнала 8,5 мкс. 

При создании стенда преследовалась цель сделать изучение ПЛИС как можно более наглядным и простым. Соединение как внутри одного модуля, так и между ними выполняется при помощи приборных проводов, соединение модулей с компьютером осуществляется при помощи интерфейса USB. Для увеличения срока службы модулей все механические кнопочные переключатели заменены тактильными, с применением новейшей технологии емкостных сенсоров: просто коснитесь пальцем лицевой панели и модуль распознает нажатие. Помимо улучшения внешнего вида модуля, такая замена позволяет на несколько порядков увеличить ресурс, так как в емкостные сенсоры могут работать десятилетиями - в них нет движущихся механических частей. 

Есть возможность заказать стенд с четырехканальным портативным цифровым осциллографом, что позволит студентам выполнять дополнительные лабораторные работы, а также получить навыки работы с этим универсальным измерительным прибором. Осциллограф позволяет увидеть происходящие процессы в динамике и зачастую применение осциллографа позволяет упростить как выполнение лабораторной работы, так и поиск ошибок в схеме. Помимо этого осциллограф позволяет исследовать аналоговые сигналы, что расширяет диапазон проводимых лабораторных и исследовательских работ. 


Основные характеристики осциллографа.

Дисплей

2.8″ цветной TFT LCD

Разрешение дисплея

320×240

Полоса пропускания

0 — 72МГц

Частота выборок

72Msps 8бит

Память измерений

4096 точек на каждый канал

Чувствительность по горизонтали

1мкс/дел — 10с/дел (1-2-5 шаг)

Чувствительность по вертикали

20мВ/дел — 10В/дел (с ?1 щупом)

 

2В/дел — 100В/дел (с ?10 щупом)

Входное сопротивление

>500KΩ

Максимальное входное напряжение

80В (с ?1 щупом)

Режимы триггера

Auto, Norma, Single, None and Scan

Измерения

Частота, период, скважность; действующее, амплитудное, среднеквадратичное напряжение.

Генератор пробного сигнала

встроенный 10Гц — 1МГц (1-2-5 шаг)

Источник питания

3,7В литиевая батарея 700мАч, или USB-порт.

Габариты (без щупов)

98 * 50 * 14 мм


Лабораторные работы

Ниже приведены типовые лабораторные работы, которые можно провести на стендах (все работы рассмотрены в методическом пособии): 

1. Изучение режимов работы логической ячейки (без задания функции на входных мультиплексорах). Применение логического анализатора; 
2. Конфигурация логической ячейки. Синтез комбинационной схемы; 
3. Конфигурация логической ячейки. Синтез триггера с произвольным законом функционирования; 
4. Знакомство со стендом, изучение аппаратного обеспечения макета, а также среды Quartus II Web Edition. Проектирование счётчиков с последовательной и параллельной организацией переноса, назначение выводов ПЛИС, использование Quartus II для отладки. 
5. Изучение способов управления линиями ввода-вывода. Подключение кнопочных переключателей и светодиодов к ПЛИС. 
6. Динамическая индикация. Реализация на ПЛИС кодового замка с отображением текущего кода. Набор кода осуществлять с помощью тактовых кнопок, в случае совпадения выдать на семисегментные индикаторы сообщение «OPEN» 
7. Работа с синхронной динамической памятью. Заполнить массив слов памяти значениями, являющимися числами Фибоначчи. 
8. Применение ПЛИС в вычислительных задачах: нахождение суммы и среднего арифметического массива чисел; вычисление контрольной суммы участка памяти. 
9. Работа с EEPROM. Запись последовательности чисел в формате целых и вывод содержимого памяти на семисегментный дисплей. 
10. Аналогово-цифровое преобразование. Реализовать на ПЛИС цифровой вольтметр для отображения на ССИ напряжения на входе АЦП. 
11. Программирование ПЛИС для работы в качестве настраиваемого генератора частот, частота может грубо устанавливаться с помощью тактовых кнопок либо регулироваться при помощи потенциометра. Предусмотреть вывод частоты на ССИ. 
12. Цифро-аналоговое преобразование. Воспроизведение содержимого памяти в формате PCM (ИКМ) 
13. Знакомство с программным процессором Nios II. Реализация секундомера с минимальным использованием ресурсов ПЛИС помимо программного процессора. 
14. Исследование быстродействия программных процессоров Nios II Economy, Standart и Fast.

*
Цена: по запросу
Цена: по запросу
Цена: по запросу
Цена: по запросу
Цена: по запросу
Цена: по запросу